

計算機システムⅡ

命令レベル並列処理とアウトオブオーダー処理

和田俊和

講義計画

1. コンピュータの歴史1
 2. コンピュータの歴史2
 3. コンピュータの歴史3
 4. 論理回路と記憶, 計算:レジスタとALU
 5. 主記憶装置とALU, レジスタの制御
 6. 命令セットアーキテクチャ
 7. 演習問題
 8. パイプライン処理
 9. メモリ階層: キャッシュと仮想記憶
 10. 命令レベル並列処理(←本日)
 11. 命令実行順序の変更
 12. 入出力と周辺装置: DMA, 割り込み処理
 13. 演習問題
 14. 現代的な計算機アーキテクチャの解説
 15. 総括と試験
- 教科書: 坂井修一著: 電子情報通信学会レクチャーシリーズC-9, コンピュータアーキテクチャ, コロナ社
 - 最終回の試験によって成績評価を行う. 5回以上欠席で不合格とする.

本日の講義の範囲




図 6.1 並列処理のある命令パイプライン





図 6.2 命令レベル並列処理の入ったパイプライン

6. 1 命令レベル並列処理

6.1.1 並列処理


- パイプラインレジスタの遅延は不可避. この状況でスループットを向上させるためには, 並列処理しかない.



F: 命令フェッチ, D: 命令デコード, E: 演算実行, W: 結果格納

図 6.1 並列処理のある命令パイプライン

6.1.2 並列処理パイプライン



- 命令キャッシュからの読み取り, ALUなどを並列化
- ALUの演算とメモリアクセスは並列処理可能
- 並列度:P

図 6.2 命令レベル並列処理の入ったパイプライン

命令レベル並列処理に必要な事項

6.A 命令レベル並列処理に必要な事項


①	ハードウェア資源の投入	命令キャッシュのバス幅, パイプラインレジスタ, デコーダ, 演算フラグなどの必要個数がP倍になる.
②	レジスタファイルのポート数	読み出し用ポートが2P個, 書き込み用がP個必要になる.
③	フォワーディング機構	前後の命令間のデータハザード解消のために用いられるフォワーディング機構を並列処理下で用いる場合, 演算ユニットの出力が, 全ての演算結果の入力にフォワードされなければならない. フォワードのデータ線とマルチプレクサのために P^2 に比例するハードウェアが必要になる.
④	並列実行の制御	同時に実行される命令間に依存関係がないことを保証しなければならない. 依存関係がある場合には, 並列実行を待たせなければならない. 並列実行される命令間のデータハザードは, フォワーディングによっても解消されない.

Very **Long** Instruction Word

6.2 VLIW

6.2.1 VLIWプロセッサの構成と動作

- Very **Long** Instruction Wordとは、並列実行できる複数個の命令をあらかじめ一つの命令としてまとめておく方法。
 - ハードウェアがシンプルになる反面、ハザードを回避する高度なコンパイラが必要になる。



6.2.2 VLIWの特徴


- ハザード検出にハードウェアを用いない

メリット

- 制御が簡単→回路もシンプルになる→クロックが上げられる.

デメリット

- 機械語プログラムがハードウェアによって規定され、透過性が損なわれる.
- コンパイラがハザード検出をあらかじめ行うが条件分岐がある場合の扱いが難しい→トレーススケジューリング
- 並列化が出来ない場合にはNOPで埋めるため、無駄



6.3 スーパースカラ

6.3.1 スーパースカラプロセッサの構成と動作




図 6.3 スーパースカラプロセッサのパイプライン基本構成

- 命令フェッチ F
- 命令プリデコード D1
 - フェッチした命令と処理待ちの命令間の依存関係を調べ、依存関係のない2命令を実行命令レジスタに入れる。
- 命令ポストデコード D2
 - 演算装置やメモリの制御信号を生成. レジスタファイルから演算対象の値を読み出す。
- 演算実行 E
- 結果の格納 W

6.3.2 並列処理とハザード

並列処理におけるハザード検出と対処法

- 構造ハザード

- 図6.3ではデータキャッシュに対するアクセスは並列化されていないので、ロード・ストア命令を並列実行できない。このような場合は、ハードウェアで同時実行を避ける。

- データハザード

- データ間の依存関係を発見した場合、後の命令は実行タイミングをずらす。

- 制御ハザード

- 遅延分岐の間で実行する命令数が増える。分岐予測が外れた場合のペナルティも増すので、新たな対策が必要。

6.3.3 VLIWとスーパースカラの比較

表 6.1 VLIW とスーパースカラの比較

項目	VLIW	スーパースカラ
透過性・互換性	×	○
ハザード検出・並列化 ハードウェア	静的 (コンパイラ) 簡単	動的 (ハードウェア) 複雑
制御の遅延	小	大
命令フィールドのむだ	有	無

6. 4 靜的最適化

6.4.1 機械語プログラムと命令間依存性

ハザードを減らすためにコンパイラが出来ること

1. 依存関係を解消あるいは緩和すること
2. 依存関係のある命令群をプログラム上で離れた位置に配置すること

6.4.2 ループアンローリング

- 小さなループを何周かまとめて一つのループにする。→分岐命令によるハザードを軽減する。

6.B 配列要素に定数を加えるプログラム

```
for (i=0; i<100; i++) a[i]=a[i]+5;
```

6.C 配列要素に定数を加えるプログラム(アセンブリ言語)

	<code>addi r1, r0, 0</code>	<code>i=0</code>	<code>r1 : i</code>
	<code>addi r2, r0, 100</code>	<code>r2=100</code>	
ForLoop:	<code>lw r4, 0(r3)</code>	<code>r4=a[i]</code>	<code>(r3): a[0]</code>
	<code>addi r4, 5, r4</code>	<code>r4=a[i]+5</code>	
	<code>sw r4, 0(r3)</code>	<code>a[i]=r4</code>	
	<code>addi r1, r1, 1</code>	<code>i=i+1</code>	
	<code>addi r3, r3, 4</code>	<code>a[i] の位置を4byteずらす.</code>	
	<code>blt r1, r2, ForLoop</code>	<code>if (i<100) goto ForLoop</code>	

ループアンローリング

6.D ループアンローリングを施したプログラム(アセンブリ言語)

ForLoop:	<pre>addi r1, r0, 0 addi r2, r0, 100 lw r4, 0(r3) lw r5, 4(r3) lw r6, 8(r3) lw r7, 12(r3) addi r4, 5, r4 addi r5, 5, r5 addi r6, 5, r6 addi r7, 5, r7 sw r4, 0(r3) sw r5, 4(r3) sw r6, 8(r3) sw r7, 12(r3) addi r1, r1, 4 addi r3, r3, 16 blt r1, r2, ForLoop</pre>	<pre>i=0 r1 : i r2=100 r4=a[i] (r3): a[0] r5=a[i+1] r6=a[i+2] r7=a[i+3] r4=r4+5 r5=r5+5 r6=r6+5 r7=r7+5 a[i]=r4 a[i+1]=r5 a[i+2]=r6 a[i+3]=r7 i=i+4 a[i] の位置を16byteずらす. if (i<100) goto ForLoop</pre>
----------	---	---

ループアンローリング の効果

- r4に関する依存関係に起因するデータハザードが解消.
- bltの命令が1/4になるため, 制御ハザードが起きにくい.




図 6.5 ループアンローリングを施したプログラムのパイプライン進行

6.4.3 ソフトウェアパイプラインニング

- ループ間にまたがって命令を移動させ、依存関係のある命令同士を離す (教科書は誤り).

6.E ソフトウェアパイプラインニングを施したプログラム(アセンブリ言語)

ForLoop	<pre>addi r1, r0, 0 addi r2, r0, 100 lw r4, 0(r3) addi r5, 5, r4 lw r4, 4(r3) sw r5, 0(r3) addi r5, r4, 5 lw r4, 4(r3) addi r1, r1, 1 addi r3, r3, 4 blt r1, r2, ForLoop</pre>	<pre>r1=0 r1 : i r2=100 r4=a[0] (r3): a[0] r5=r4+5 r4=a[1] a[i]=r5 r5=r4+5 r4=a[i+1] r1=r1+1 a[i] の位置を4byteずらす. if (i<100) goto ForLoop</pre>
---------	--	--

ソフトウェアパイプライン

- ループ間にまたがって命令を移動させ、依存関係のある命令同士を離す (教科書は誤り).





図 6.6 ソフトウェアパイプラインを施したプログラムのパイプライン進行


6.4.4 トレーススケジューリング

- 分岐予測をして複数の基本ブロックを統合し、制御依存を減らす手法。



太線が、最も確率の高い分岐パス

(a) 制御フローグラフ



□ ブックキーピング

(b) 第一段階の制御フローグラフ


基本ブロック: ある分岐命令の直後から、次の分岐命令までの命令列。

制御フローグラフ: 基本ブロック間の依存関係をグラフで表したもの。

トレーススケジューリング


6.F トレーススケジューリングの手順

- ① 実行される確率の最も高い分岐パターンを調べる。(図中A,B,E,H)
- ② ①のパターンの上にある基本ブロックを統合する。これをトレースと呼ぶ。
- ③ トレースに命令スケジューリングを施すことで、トレース内の実行効率を高める。分岐目入れを超えた命令移動も行う。
- ④ ③によってトレース以外に分岐する場合に生じる不都合を防ぐため、分岐先の入り口に補正用のコードを入れる。これをブックキーピングと呼ぶ。
- ⑤ トレースを除いた制御フローグラフにおいて、①～④を繰り返す。



太線が、最も確率の高い分岐パス

(a) 制御フローグラフ



□ ブックキーピング

(b) 第一段階の制御フローグラフ

ここまでは、静的な最適化でしたが、ここからは命令の実行順序を動的に入れ替える処理の話です。

6.5 アウトオブオーダー処理

6.5.1 アウトオブオーダー処理とは何か

- 動的スケジューリングにおいて、命令の順序を入れ替えることを、out of order処理という。

- 入れ替えないことを in order処理という。

- out of order処理には、命令をEステージに入れる順番を入れ替えるout of order実行と、実行結果をレジスタに格納するWステージの順番を入れ替える out of order 完了とがある。

or·der / ɔːrdər /


【「階級」 > 「順序」 > 「命令・注文」】
(形)orderly

名詞 複 ~s / -z /

1 ㊦ 順番, オーダー, 順序(sequence)

例6.1の解説-1


- 処理時間1のALU (整数加減算, 論理演算器)を2つ, 処理時間3の乗算器を2つ持つプロセッサがある.
- r1に関するデータハザードと, スーパーカスによる待ちが入り11クロック消費する.



(a) インオーダー実行/インオーダー完了

例6.1の解説-2

- インオーダー実行アウトオブオーダー完了
- この場合は, EとWの間のXが無くなる.
- この結果, 10クロックで終了できる.



(b) インオーダー実行/アウトオブオーダー完了

例6.1の解説-3

- アウトオブオーダー実行インオーダー完了
- この場合は, DとEの間のXが無くなる.
- この結果, 9クロックで終了できる.


mul r1, r2, r3

add r4, r1, r5

mul r6, r7, r8

add r9, r10, r11

add r12, r13, r14



(c) アウトオブオーダー実行/インオーダー完了

例6.1の解説-4

- アウトオブオーダ実行アウトオブオーダ完了
- この場合は, DとEの間のXと, EとWの間のXが無くなる.
- この結果, 8クロックで終了できる.


mul r1, r2, r3

add r4, r1, r5

mul r6, r7, r8

add r9, r10, r11

add r12, r13, r14




(d) アウトオブオーダ実行/アウトオブオーダ完了

6.5.2 データ依存再考

- アウトオブオーダー処理を許容すれば, これまで考えていなかったデータ依存関係を考えなければならなくなる.

6.G データ依存の分類

①	フロー依存	命令Aで書き込んだ値を後続の命令Bで読み出すことで起こる $A \Rightarrow B$ の依存関係. 真の依存関係とも言う.
②	逆依存	命令Aで読み出したレジスタ(メモリ語)に後続の命令Bが書き込みを行うことで起こる $A \Rightarrow B$ の依存関係.
③	出力依存	命令Aで書き込んだレジスタ(メモリ語)に後続の命令Bが再度書き込みを行うことで起こる $A \Rightarrow B$ の依存関係.



例 6.3

3種類の依存

- ① mul r1, r2, r3
 - ② add r4, r1, r5
 - ③ add r5, r6, r7
 - ④ add r4, r8, r9
 - ⑤ add r10, r4, r11
 - ⑥ add r12, r10, r13
-

- フロー依存
 - ① ⇒ ② (r1)
 - ② ⇒ ⑤ (r4)
 - ④ ⇒ ⑤ (r4)
 - ⑤ ⇒ ⑥ (r10)
- 逆依存
 - ② ⇒ ③ (r5)
- 出力依存
 - ② ⇒ ④ (r4)

例 6.3 ハザードの種類

表 6.2 データ依存とデータハザード

データ依存	データハザード
フロー依存	RAW (read after write) ハザード
逆依存	WAR (write after read) ハザード
出力依存	WAW (write after write) ハザード

例6.3 ハザードによるストール

mul r1, r2, r3


add r4, r1, r5

add r5, r6, r7

add r4, r8, r9

add r10, r4, r11

add r12, r10, r13




3種類の依存


- ① mul r1, r2, r3
 - ② add r4, r1, r5
 - ③ add r5, r6, r7
 - ④ add r4, r8, r9
 - ⑤ add r10, r4, r11
 - ⑥ add r12, r10, r13
- Arrows in the original image indicate dependencies: a green arrow from ③ to ④, a red arrow from ③ to ⑤, and blue arrows from ② to ④, ② to ⑤, ④ to ⑤, and ⑤ to ⑥.

図 6.9 例 6.2 のプログラムのパイプライン実行

6.5.3 アウトオブオーダー処理の機構



(a) 集中形



(b) 分散形(リザベーションステーション)

- 多数の命令の中で現在実行可能な命令を選び出す機構が「命令ウィンドウ」
- デコードが終わった命令を格納しておく。
- タグは入力データが揃ったかどうか
- 演算器は使用するリソースを表す。
- 集中型と分散型がある

逆依存, 出力依存を解決する方法

6.6 レジスタリネーミング

6.6.1 ソフトウェアによるレジスタリネーミング

例6.2

- ① mul r1, r2, r3
- ② add r4, r1, r5
- ③ add r5, r6, r7
- ④ add r4, r8, r9
- ⑤ add r10, r4, r11
- ⑥ add r12, r10, r13

例6.2'

- ① mul r1, r2, r3
- ② add r4, r1, r5
- ③ add r14, r6, r7
- ④ add r15, r8, r9
- ⑤ add r10, r4, r11
- ⑥ add r12, r10, r13

例6.2'の実行過程

mul r1, r2, r3


add r4, r1, r5

add r14, r6, r7

add r15, r8, r9

add r10, r15, r11

add r12, r10, r13



8クロック




図 6.11 レジスタリネーミングによる並列性の向上


6.6.2 ハードウェアによるレジスタリネーミング(1) -マッピングテーブル-

6.H 静的なレジスタリネーミングの問題点

- | | |
|---|--|
| ① | 機械語プログラムで指定できるレジスタ数には限界がある. |
| ② | CPUアーキテクチャの細部(特に並列動作可能なユニット数)にプログラムが影響を受けるため, 透過性・互換性が失われる |
| ③ | 機械語プログラムの変換の手間がかかる. |

- ハードウェアによる動的なレジスタリネーミングが必要

マッピングテーブル



(a) マッピングテーブルによる命令の変換

- テーブルの作り方は省略
- Rステージが追加されている。(欠点)

mul r1, r2, r3

mul R1, R2, R3

add r4, r1, r5

add R4, R1, R5

add r5, r6, r7

add R14, R6, R7

add r4, r8, r9

add R15, R8, R9

add r10, r4, r11


add R10, R15, R11

add r12, r10, r13

add R12, R10, R13



R はリネームのステージ




(RAW)

→ 時間

(b) マッピング機構を入れたパイプライン

6.6.3 ハードウェアによるレジスタリネーミング(1) -リオーダーバッファ-



(a) リオーダーバッファによるリネーミング

- レジスタのアドレスと値の組みから成るエントリ
- 命令をフェッチすると、その命令が書き出すレジスタに関するエントリを生成(初期の値はwait)
- 命令が読み出すレジスタの値のうち最新のものを検索する。(連想メモリ)
- 命令のレジスタをエントリ一名とその値で置き換える。
- 値が確定した(waitではない)命令から実行ユニットに送る。

add r10, r4, r11



新しいエントリ e4 の確保

e0		
e1	r11	38
e2		
e3	r4	wait
e4	r10	wait
e5		

対応するエントリからの値・タグの読出し

add e4, wait(e3), 38

命令ウィンドウへ


(b) リオーダーバッファの動作

リタイアの2条件

- ① あるエントリを書き込んだ命令以前の命令が全て終了した。
- ② あるエントリのレジスタ値が確定し、それが書き込まれた。

6.7 スーパスカラプロセッサの構成

6.7.1 アウトオブオーダー処理を行うプロセッサの構成



- 命令ウィンドウ
 - 集中型
 - 分散型
- レジスタリネーミング
 - マッピングテーブル方式
 - リオーダーバッファ方式

アウトオブオーダー処理を行うプロセッサの構成(2)

パイプラインステージ


フェッチ

デコード 1

デコード 2

実行

結果格納



- 命令ウィンドウ

- 集中型
- 分散型

- レジスタリネーミング

- マッピングテーブル方式
- リオーダーバッファ方式

6.7.2 プロセッサの性能

- 概略性能

プロセッサの性能 = クロック当たりの平均実行命令数 × クロック周波数

- クロック当たりの平均実行命令数は、フォワーディング、命令スケジューリング、分岐予測、キャッシュ、命令レベル並列処理、アウトオブオーダー処理等によって改善できる。
- クロック周波数は、パイプラインの各ステージの処理の複雑さによって上限が決まる。

本日の講義の範囲




図 6.1 並列処理のある命令パイプライン




図 6.2 命令レベル並列処理の入ったパイプライン